Intel, DARPA, 미국에서 제조된 안전한 구조화 ASIC 칩 개발

새로운 소식:  인텔과 미국 DARPA(미국방위고등연구계획국)는 오늘  국내에서 제조된 구조화된 ASIC(Application Specific Integrated Circuit) 플랫폼의 개발을 촉진 하기 위한 3년 간의 파트너십 을 발표했습니다  . SAHARA(Structured Array Hardware forAutomatically Realized Applications) 파트너십을 통해 최첨단 보안 대책 기술이 포함된 맞춤형 칩을 설계할 수 있습니다. 신뢰할 수 있고 안전한 국내 첨단 반도체 공급원은 미국에 여전히 중요합니다.

“우리는 우리의 가장 진보된 Intel® eASIC 구조적 ASIC 기술을 최첨단 데이터 인터페이스 칩렛 및 강화된 보안 보호와 결합하고 있으며 이 모든 것이 처음부터 끝까지 미국 내에서 이루어지고 있습니다. 이를 통해 방위 및 상업용 전자 시스템 개발자는 인텔의 고급 10nm 반도체 공정을 기반으로 하는 맞춤형 칩을 신속하게 개발 및 배포할 수 있습니다.”
–José Roberto Alvarez, Intel Programmable Solutions Group CTO Office 수석 이사

중요한 이유:  인텔은 미국에 기반을 둔 유일한 첨단 반도체 제조업체로서 미국 내 시설을 활용하여 SAHARA 파트너십을 위한 맞춤형 칩을 제조, 조립 및 테스트함으로써 공급망 보안을 촉진합니다.

“구조화된 ASIC은 많은 국방부 애플리케이션에서 널리 사용되는 FPGA보다 장점이 있습니다. DARPA는 SAHARA 프로그램에서 Intel과 협력하여 현재 현장뿐 아니라 미래의 기능을 훨씬 더 높은 성능과 더 낮은 전력 소비로 구조화된 ASIC 구현으로 변환하는 것을 목표로 하고 있습니다. “SAHARA는 자동화를 통해 ASIC 설계 프로세스를 극적으로 단축하는 동시에 제로 트러스트 환경에서 생성된 실리콘의 제조를 지원하는 고유한 보안 기능을 추가하는 것을 목표로 합니다. 또한 인텔은 10nm 공정에서 구조화된 ASIC에 대한 국내 제조 역량을 구축할 것입니다.”

작동 원리:  인텔은 플로리다 대학교, 텍사스 A&M 및 메릴랜드 대학교와 협력하여 리버스 엔지니어링 및 위조로부터 데이터 및 지적 재산의 보호를 강화하는 보안 대책 기술을 개발할 것입니다. 대학 팀은 이러한 칩의 보안을 테스트하기 위해 엄격한 검증, 검증 및 새로운 공격 전략을 사용할 것입니다. 보안 대책 기술은 인텔의 구조화된 ASIC 설계 흐름에 통합됩니다.

인텔은 구조화된 ASIC 기술을 사용하여 기존 ASIC에 비해 개발 시간을 크게 단축하고 엔지니어링 비용을 줄이는 플랫폼을 개발할 것입니다. 인텔은 고급 인터페이스 버스 다이 간 상호 연결 및 임베디드 다중 다이 상호 연결 브리지 패키징 기술과 함께 자사의 10nm 공정 기술을 사용하여 이 칩을 제조하여 단일 패키지에 여러 이기종 다이를 통합할 것입니다.

Intel  eASIC 정보: Intel® eASIC™  장치는 FPGA(Field-Programmable Gate Array)와 표준 셀 ASIC 사이의 중간 기술인 구조화 ASIC입니다. 이러한 장치는 FPGA와 비교하여 더 낮은 단가와 더 낮은 전력으로 실행되며 표준 셀 ASIC에 비해 더 빠른 출시 시간과 더 낮은 비반복 엔지니어링 비용을 제공합니다.